PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-242431

(43)Date of publication of application: 31.08.1992

(51)Int.CI.

G06F 9/38

(72)Inventor:

(21)Application number: 03-015797

(71)Applicant: KOUFU NIPPON DENKI KK

(22)Date of filing:

16.01.1991


HASHIMOTO TAKATOSHI

(54) INFORMATION PROCESSOR

(57) Abstract:

PURPOSE: To improve the efficiency of compartment utilization at the time of next block expelling of a cache circuit by writing the contents of an LRU memory back by an information processor, which performs branch prediction, according to the result of a failure in the branch prediction and invalidating the access result of the LRU memory.

CONSTITUTION: An advanced control circuit 9 performs advanced control over only a branch instruction from the cache 4 which has plural compartments. When the LRU memory 10 is updated accompaying following instruction taking— out operation based upon the branch prediction, the update address 105 of the LRU memory 10 and the data 107 of the LRU memory 10 before the update are written in an address buffer 12 and a data buffer 13 respectively. When the branch decision result 111 from a branch decision circuit 14 indicates the failure in the branch prediction, a writing—back control circuit 2 generates a signal 112 and selecting circuits 5 and 6 select a write—back address and write—back data. The write—back data is stored in the LRU memory 10 indicated by the address.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-242431

(43)公開日 平成4年(1992)8月31日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G 0 6 F 9/38

3 3 0 A 8725-5B

審査請求 未請求 請求項の数1(全 3 頁)

(21)出願番号

特願平3-15797

(22)出願日

平成3年(1991)1月16日

(71)出願人 000168285

甲府日本電気株式会社

山梨県甲府市大津町1088-3

(72)発明者 橋本 孝寿

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54) 【発明の名称】 情報処理装置

(57)【要約】

【構成】 2以上のコンパートメントからなるキャッシュ回路4への索引時、更新するLRUメモリ10を有し、分岐命令の分岐判定結果を予測された分岐命令の後統命令の取出しに際し、LRUメモリ10の更新アドレスをバッファ12に保持するとともに、更新以前のLRUメモリ10の記憶内容をバッファ13に保持する。分岐命令の分岐命令の分岐判定結果を示す信号111が分岐判定結果の予測の失敗を示す場合、バッファ12からの更新アドレスで示されるLRUメモリ10のアドレスにバッファ13からの記憶内容をストアする。

【効果】 分岐予測失敗の結果でLRUメモリ10の内容を書戻すことによりLRUメモリ10のアクセス結果を無効にし、次回のキャッシュ回路4のプロック吐出し時のコンパートメント利用の効率化が実現できる。



【特許請求の範囲】

【請求項1】 2つ以上のコンバートメントからなるキャッシュ記憶手段と、このキャッシュ記憶手段への索引時内容を更新するリーストリセントリユーズドメモリ手段と、分岐命令の分岐判定結果を予測された前記分けのの後統命令の取出しの際前記リーストリセントリューながメモリ手段の更新アドレス及び更新以前の記憶判定結果の予測が失敗していることを示す信号により前記パッファ手段からの更新アドレスで示される前記リースドリファ手段からの更新アドレスで示される前記リースドリファ手段の記憶位置に前記更新がいる記憶内容を書戻し制御手段とを含むことを特徴とする情報処理装置。

【発明の詳細な説明】

[0001]

【技術分野】本発明は情報処理装置に関し、特に分岐予測を行う情報処理装置に関する。

[0002]

【従来技術】従来、この種の分岐予測を行う情報処理装置では、後続の命令を取出したときにキャッシュ回路のヒットコンパートメントによりリーストリセントリユーズド(以下LRU)メモリを更新していた。

【0003】このように分岐命令で予測した後統の命令語を先行制御するため、LRUメモリ内に後統命令により索引されたキャッシュ回路コンパートメントが一番最初にアクセスされたという情報が書込まれる。そのために、予測に失敗して分岐命令の後統の命令語が予測した命令語と異なる場合、予測した命令語の先行制御の結果はキャンセルされる。しかし、予測した命令語をアクセスしたという履歴はLRUメモリに残るため、キャッシ 30 ュの使用効率が悪くなるという欠点がある。

[0004]

【発明の目的】本発明の目的は、分岐予測失敗時におけるLRUメモリの効率的使用を図ることが可能な情報処理装置を提供することである。

[0005]

【発明の構成】本発明による情報処理装置は、2つ以上のコンパートメントからなるキャッシュ記憶手段と、このキャッシュ記憶手段への索引時内容を更新するリーストリセントリユーズドメモリ手段と、分岐命令の分岐判定結果を予測された前記分岐命令の後統命令の取出しの際前記リーストリセントリユーズドメモリ手段の更新以前の記憶内容を保持するバッファ手段と、前記分岐命令の分岐判定結果の予測が失敗していることを示す信号により前記バッファ手段からの更新アドレスで示される前記リーストリセントリユーズドメモリ手段の記憶位置に前記更新以前の記憶内容を書戻す書戻し制御手段とを含むことを特徴とする。

[0006]

【実施例】次に、本発明の一実施例について図面を参照

して詳細に説明する。

【0007】図1を参照すると、本発明の一実施例におけるアドレスレジスタ1は、キャッシュ回路4に対する読出アドレスを保持する。書戻し制御回路2はアドレスパッファ12及びデータパッファ13に対する書戻しを制御する。

2

【0008】キャッシュ回路4は複数のコンパートメントを有する。デコーダ回路3はキャッシュ回路4でのヒットコンパートメントによりしRU更新データを作成するものである。

【0009】選択回路5は書戻し制御回路2からの選択指示信号112によりアドレスレジスタ1からのキャッシュリードアドレス100とアドレスバッファ12からの書戻しアドレス114とのどちらか一方を選択する。選択回路6は、デコード回路3からのデコード出力102とデータバッファ13からの書戻しデー115のどちらか一方を選択指示信号112により選択する。

【0010】書込みアドレスレジスタ7は選択回路5で選択された選択アドレス103を格納する。書込みデータアドレスレジスタ8は選択回路6で選択されたで選択データ104を格納する。LRUメモリ10は、書込みアドレスレジスタ7からのLRU更新アドレス105で示される記憶装置に、キャッシュ回路4のヒットコンパートメントの履歴を示すLRU更新データ106を記憶する。

【0011】アドレスバッファ12は、書込みアドレスレジスタ7からのLRU更新アドレスを、書戻し制御回路2からのバッファアドレス113の示す位置に格納する。データバッファ13は、LRUメモリ10からのLRU更新前データ107を、回路2からのバッファアドレス113の示す位置に格納する。

【0012】この他、本発明の一実施例は、命令の先行制御を行う先行制御回路9、命令の演算処理を実行する演算回路11、この演算回路11での演算結果により分岐予測を行う分岐予測判定回路14、及び分岐判定を予測する分岐予測回路15を含む。

【0013】次に本発明の一実施例の動作について図面を参照して詳細に説明する。図1を参照すると、分岐命令がキャッシュ回路4から取出され先行制御回路9で先行制御が行われる。これとともにキャッシュ回路4からのキャッシュリードデータ108により、分岐予側回路15は分岐を予測し、予測アドレス116をアドレスレジスタ1に格納する。アドレスレジスタ1からのアドレス10、すなわち分岐予測アドレスにより、予測された後続の命令108がキャッシュ回路4から取出され、先行制御回路9に与えられる。

【0014】分岐予測での後続命令取出し動作に伴うし RUメモリ更新時にLRUメモリ10の更新アドレス10 5及び更新以前のLRUメモリ10のデータ107がアド レスバッファ12及びデータバッファ13に書込まれ 50 る。この分岐命令は先行制御回路9からの先行演算結果 109 で演算回路11において演算処理が実行される。

.3

【0015】分岐判定回路14は、演算結果110に基づ いて予測した後統命令の予測が正しいか否かを判定す る。分岐判定回路14からの分岐判定結果111が分岐予 測の失敗を示す場合、この分岐判定結果111 に応答し て、書戻し制御回路2は、選択回路5で書戻しアドレス 114 を選択するとともに、選択回路6で書戻しデータ11 5 を選択するよう選択指示信号112 を発生する。

【0016】この信号112 により選択回路5で選択され たアドレスはLRUメモリ10に与えられる。このアド 10 5 アドレス選択回路 レスで指示れたLRUメモリ10の格納位置に選択回路 6 で選択された書戻しデータが格納される。

【0017】また、分岐判定回路14からの分岐判定結 果111 が分岐予測の成功を示す場合、書戻し制御回路2 はアドレスバッファ12及びデータバッファ13に与え られるバッファアドレス113 をクリアする。

[0018]

【発明の効果】以上説明したように本発明の情報処理装 置は、分岐予測失敗の結果でしRUメモリの内容を書戻 すことによりアクセス結果を無効にした次回のキャッシ 20 15 分岐予測回路

ュのブロック吐出し時のコンパートメント利用の効率化 が実現できる。

4

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【符号の説明】

- 1 アドレスレジスタ
- 2 書戻し制御回路
- 3 デコード回路
- 4 キャッシュ回路
- 6 データ選択回路
- 7 更新アドレスレジスタ
- 8 更新データレジスタ
- 9 先行制御回路
- 10 LRUメモリ
- 11 演算回路
- 12 アドレスパッファ
- 13 データバッファ
- 14 分岐判定回路

【図1】

